PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: Clock, Production: HCSL, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:2,
PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: Crystal, Production: HCSL, LVCMOS, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:5,
PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: Clock, Crystal, Production: HCSL, LVCMOS, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:5,
PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: HCSL, Production: HCSL, LVDS, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:4,
PLL: Yes, Objectif principal: Memory, DDR2, Contribution: Clock, Production: SSTL-18, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:10,
PLL: No, Objectif principal: Intel QPI, PCI Express (PCIe), Contribution: HCSL, Production: LP-HCSL, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:4,
PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: HCSL, Production: HCSL, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:4,
PLL: Yes, Objectif principal: Ethernet, PCI Express (PCIe), Contribution: HCSL, Production: HCSL, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:4,
PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: Clock, Crystal, Production: HCSL, LVCMOS, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:2,
PLL: Yes, Objectif principal: PCI Express (PCIe), Contribution: Crystal, Production: HCSL, LVCMOS, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:3,
PLL: Yes, Objectif principal: Memory, DDR, Contribution: Clock, Production: SSTL-2, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:5,
PLL: Yes, Objectif principal: Ethernet, PCI Express (PCIe), Contribution: HCSL, Production: HCSL, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:2,
PLL: No, Objectif principal: CPU, PCI Express (PCIe), Contribution: HCSL, Production: Clock, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:4,
PLL: Yes, Objectif principal: SONET/SDH, Contribution: CML, Production: CML, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:1,
PLL: Yes, Objectif principal: SONET/SDH, Contribution: CML, Production: CML, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:2,
PLL: Yes, Objectif principal: Ethernet, SONET/SDH, Stratum, Contribution: CMOS, LVDS, LVPECL, Production: CMOS, LVDS, LVPECL, Nombre de circuits: 1, Rapport - Entrée:Sortie: 1:1,
